본문 바로가기

분류 전체보기143

PCB도금 난이도의 평가(Aspect Ratio, Throwing Power) 도금 난이도의 평가 1)Aspect Ratio : 기판의 두께와 홀 직경과의 관계.도금 난이도를 판별하는 함수 2)Throwing Power : 기판 표면(회로)와 홀 속이 서로 같아 지려는 성질에 관한 함수 FHS DHS T ■Aspect Ratio= 기판 두께/최소 홀 드릴경 예) 1.6t 기판의 최소 홀 드릴 경 0.4mm 일 경우와 1.6t 기판의 최소 홀 드릴 경 0.2mm 일 경우 비교 1.6/0.4=4 / 1.6/0.2=8 Aspect ratio 수치가 높을 수록 도금 작업 난이도는 높다. 일반적으로 4-8 분포 B (홀 속 도금 두께) A (표면 도금 두께) ■Throwing Power=(B/A)*100% 기판 25um/ 홀 속 20um 도금이 된 경우 (20/25)*100%=80 ■ 가장.. 2021. 9. 17.
Etching Factor에칭팩터 계산법~ ■ Etching Factor: 부식할 동박 두께를 언더커트량으로 나눈 값 tan θ = 2H/(B-T) = H/{(B-T/2)} tan θ = 동박두께/(/{(하단폭-상단폭/2)} 참고1: tan 값 tan(45)=1 Tan(90)=∞ 참고2: ETCHING RATIO의 판단: E.R 수치가 높을 수록 수직에 가까운 회로 단면 참고3: T/B ≥ 70% 이상일 경우 E.R=3.0 이상 참고4: OVER ETCHING 발생시 E.R 은 높아진다. 참고5: TENTING PROCESS가 일반도금 PROCESS보다 E.R가 높다. 참고6: 동일 기판이더라도 회로 밀집 정도에 따라(에칭액의 침투 용이성)에 따라 달라진다.독립회로의 ER가 높다. 참고7: ER은 RESIST의 종류에 따라 다양한 모양을 보인다... 2021. 9. 17.
수학 단위 발음, 그리스 문자 발음~(알파(ALPHA)감마(GAMMA)입실론(EPSILON)에타(ETA)이오타(IOTA)람다(LAMBDA)뉴(NU)오미크론(OMICRON)로(RHO)타우(TAU)퐈이(PHI)프사이(PSI)베타(BETA)델타(DELTA)제타(ZETA)세타(THETA).. 기호 한국발음 기호 한국발음 대문자 소문자 대문자 소문자 Α α 알파(ALPHA) Β β 베타(BETA) Γ γ 감마(GAMMA) Δ δ 델타(DELTA) Ε ε 입실론(EPSILON) Ζ ζ 제타(ZETA) Η η 에타(ETA) Θ θ 세타(THETA) Ι ι 이오타(IOTA) Κ κ 카파(KAPPA) Λ λ 람다(LAMBDA) Μ μ 뮤(MU) Ν ν 뉴(NU) Ξ ξ 크사이(XI) Ο ο 오미크론(OMICRON) Π π 파이(PI) Ρ ρ 로(RHO) Σ σ 시그마(SIGMA) Τ τ 타우(TAU) Υ υ 윕실론(UPSILON) Φ φ 퐈이(PHI) Χ χ 카이(CHI) Ψ ψ 프사이(PSI) Ω ω 오메가(OMEGA) 기호 발음 용도 σ 시그마 표준편차 Σ 시그마 아래첨자와 위첨자를 기입하여 합에.. 2021. 9. 17.
BUILD-UP 공법(MVH 가공 및 TYPE) 마이크로 비아홀 공법 설명자료.. BUILD-UP 공법- MVH 가공 TYPE OF MICRO VIAS BUILD-UP 공법- MVH 가공 33 Type of Micro-Vias Micro-Vias Structure Technical Attribute Status MCIRO VIA HOLE 4mil Via 4mil L/S In Mass Production on Buried Via (1layer Build-up ) 4mil Via 4mil L/S Staggered Via (2layer Build-up) 4mil Via 4mil L/S Telescope Via (2layer Build-up) 10mil Top Via 6mil Center Via 4mil L/S Skip Via (2layer Build-up).. 2021. 9. 16.
PCB 제조 과정 간략하게 설명~ 1. 재단 2. 내층 회로 형성 3. 적 층 4. 드 릴 5. 도 금 6. 외층 회로 형성 구리를 녹이는 방법으로 회로를 형성 필요한 두께와 크기의 자재를 선택 (고객이 지정함) 여러 개의 회로가 형성된 내층과 절연재를 사용하여 완전한 구조의 하나로 합치는 과정 *PREPREG는 절연의 목적과 접착의 목적을 달성할 수 있는 고분자 물질임 앞,뒤 전기가 통하는 통로인 “홀”을 형성하는 과정 전기 통로인 “홀” 속을 도통하도록 구리 도금을 하는 과정 • Prepreg • 내층재 • 내층재 • Prepreg • 내층재 • Prepreg • Copper Foil • Prepreg • Copper Foil 최외층에 회로를 형성하는 과정 구리를 녹이는 방법으로 회로를 형성 부식(ETCHING) PCB 제조 과정 개.. 2021. 9. 16.
FIB란 무엇인가?FIB의 기본 원리,FIB의 기본 원리(QRT시스템) FIB(Focused Ion Beam) 소개 다양한 분야(반도체, 바이오, 로봇, 섬유, 디스플레이, IoT 등)에서 새로운 가치를 창출하는 기반 기술로 나노기술이 각광을 받고 있다. 나노기술의 발전과 함께 다양한 나노소재(나노와이어, 나노입자, 나노튜브, 폴리머체인, 나노박막, 나노입계 등)가 개발되고 있으며, 이러한 소재의 물성 측정 및 평가 필요성이 증가하고 있다. 나노소재 고유의 결정구조, 입자크기 및 형상은 물성을 예측하는데 기본이 되는 중요한 특성이며, 이러한 물성 특성을 파악하기 위해 다양한 분석 장비를 이용하고 있다. 특히 나노크기의 이미징 뿐만 아니라 집속빔을 이용한 밀링 및 증착 기능을 보유하고 있어 나노크기의 조작 및 가공이 가능한 집속이온빔 시스템 FIB(Focused Ion Bea.. 2021. 9. 4.

티스토리툴바